半导体未来三大支柱：先进封装、晶体管与互连
英特尔在前沿技术领域的探索和布局具有行业标杆意义，其发布的技术路线图和成果为半导体行业提供了重要参考方向。
在IEDM 2024大会上，英特尔发布了7篇技术论文，展示了多个关键领域的创新进展，涵盖从FinFET到2.5D和3D封装（EMIB、Foveros、Foveros Direct）、即将在Intel 18A节点应用的PowerVia背面供电技术，以及全环绕栅极（GAA）晶体管RibbonFET等。
此外，英特尔还揭示了一些面向未来的先进封装技术。
在这些前沿技术中，三个核心领域尤为值得关注：面向AI发展的先进封装、晶体管微缩技术和互连微缩技术。
在IEDM 2024大会上，英特尔代工高级副总裁兼技术研究总经理Sanjay Natarajan详细介绍了这些领域的关键突破。
先进封装的突破：选择性层转移技术
异构集成已成为当今芯片界主流性能提升手段，但面临挑战。
当前技术主要采用“晶圆对晶圆键合”或“芯片对晶圆键合”，会因顺序装配芯粒而导致吞吐量、芯片尺寸和厚度受限。
英特尔通过选择性层转移技术突破了这一瓶颈，该技术能以超高效率完成超过15000个芯粒的并行转移，仅需几分钟即可完成传统方法数小时或数天的任务。
其创新性地实现了亚微米级芯粒的转移，支持仅1平方毫米大小、厚度为人类头发1/17的芯粒，提供了一种灵活且成本效益显著的异构集成架构，使处理器与存储器技术的混合搭配成为可能。
Intel Foundry率先采用无机红外激光脱键技术，实现了芯粒转移的技术突破。
Sanjay Natarajan表示：“我们有理由期待这一技术能够像PowerVia背面供电技术一样在业内普及。
我们将积极开创并推动这项技术的发展，我认为我们会看到业内领先企业都逐步采用这一技术。
”面向AI时代，英特尔还聚焦于先进内存集成以解决容量、带宽和延迟瓶颈，混合键合互连的间距缩放以实现高能效连接，以及模块化系统的扩展以降低网络延迟和带宽限制。
GAA晶体管的突破：物理和二维材料
晶体管技术的进步是英特尔的主业之一，其目标是在2030年实现一万亿晶体管。
英特尔展示了GAA RibbonFET晶体管的技术突破，成功将栅极长度缩小至6nm，并实现1.7nm硅通道厚度。
通过对硅通道厚度和源漏结的精准工程设计，有效减少了漏电流和器件退化，提高了晶体管在极短栅极长度下的性能稳定性。
数据显示，与其他先进节点技术相比，在6nm栅极长度下，RibbonFET具备更高的电子迁移率和更优的能效特性，并实现了最佳的亚阈值摆幅和漏电流抑制性能。
这为未来更高密度、更低功耗的芯片设计奠定了基础，推动了摩尔定律的持续发展。
为推进GAA技术，英特尔也瞄准了二维半导体材料。
具体而言，英特尔在GAA技术中引入了二维NMOS和PMOS晶体管，以二维MoS2为沟道材料，结合高介电常数的HfO2作为栅氧化层，通过原子层沉积工艺实现精确控制。
漏源间距小于50nm，次阈值摆幅低于75mV/d，最大电流性能达到900µA/µm以上。
英特尔的研究验证了结合GAA架构和2D材料，晶体管性能堪称飞跃。
一旦硅基沟道性能推至极限，采用2D材料的GAA晶体管可能成为下一步发展方向。
随着AI工作负载增加，AI相关能耗可能在2035年超越美国当前总电力需求，能源瓶颈成为关键挑战。
未来需要具备超陡次阈值摆幅和极低静态漏电流的晶体管，支持在超低供电电压（<300mV）下运行。
英特尔也在IEDM上展示了采用锗纳米带结构的晶体管，其9nm厚度和结合氧化物界面的创新设计，为实现低功耗和高效传输奠定了基础。
英特尔呼吁行业共同推动晶体管技术革命，提出未来十年发展目标：开发能在超低供电电压下工作的晶体管，并实现能源效率的革命性突破。
互连缩放的突破：钌线路
随着晶体管和封装技术的持续微缩，互连已成为半导体体系中的第三个关键要素。
铜互连时代正逐渐走向尾声，因为铜互连需要添加阻挡层和籽晶层，随着尺寸缩小，这些高电阻层占据更多空间，导致电阻率指数级上升。
英特尔的突破在于采用具有高成本效益的空气间隙钌线路作为替代方案。
该方案无需昂贵光刻技术或自动对准通孔工艺，通过结合空气间隙、减法钌工艺和图案化，有望打造出与未来晶体管和封装技术相匹配的下一代互连技术。
在小于25nm的间距下，该新工艺实现了在匹配电阻条件下高达25%的电容降低，有效提升信号传输速度并减少功耗。
高分辨率显微成像显示钌互连线和通孔精确对齐，验证了没有发生通孔突破或严重错位问题。
减法钌工艺支持大规模生产，为互连微缩提供了可行路径。